Abstract
Fokuset på laveffekts design av prosessorer til trådløse sensor nettverk har økt betraktelig
de siste årene. Det har blitt designet prosessorkjerner som bruker ned mot 1 picoJoule per
instruksjon, og anveldelsene ligger i alt fra å hente data fra omgivelser til medisinsk
overvåkning.
Oppgaven tar for seg implementasjonen av to slike laveffekts prosessorer som kan brukes
i trådløse sensor nettverk.
For hver av prosessorene har det blitt laget et instruksjonsett, hvor fokuset har ligget i å
minimalisere strømforbruket. Instruksjonssettet har en lengde på 8 og 12 bit, og oppgaven
presenterer en løsning på hvordan disse har blitt realisert.
Videre blir arkitekturene for prosessorene introdusert, sammen med en redegjørelse for
komponentene som har blitt brukt. Her har fokuset ligget på å ha en enkel oppbygning av
arkitekturen, slik at man får et lavt forbruk av logiske komponenter.
Begge prosessorene er skrevet i VHDL og har blitt analysert med simuleringer i
ModelSim. Videre har prosessorene blitt implementert i en FPGA av typen SPARTAN-
3E fra Xilinx Inc, og ChipScope Pro har blitt brukt til direkte analysering av prosessorene
på FPGA-en.
Resultatene fra syntetiseringen av prosessorene viser at det blir brukt omlag 5% av
logikken på FPGA-en. For å få testet mest mulig av funksjonaliteten til prosessorene har
det blitt skrevet 5 programmer, og resultatene viser at forholdet for den gjennomsnittlige
lengden av programmene til prosessorene ligger på 58%. Videre blir instruksjonssettene
sammenlignet med instruksjonssett fra tidligere design av laveffekts prosessorer.
Diskusjonen av implementasjonen