Implementasjon av Ultra Lav Spenning Kombinatoriske og Sekvensielle Kretser i 90 nm CMOS

Abstract

Redusere forsyningsspenningen til digitale kretser (og også analoge kretser) er noe som er veldig relevant i og med at dette resulterer ofte i en redusering av effektforbruket. Dette blir viktigere og viktigere ettersom IC kretser minker og vi får plass til flere transistorere i en og samme chip som fører til at effektforbruket øker.

I denne oppgaven vil vi se på implementasjon av logiske porter med ultra lav VDD, disse portene vil vi så bruke til å lage en ALU, fire forskjellige D flip flop’er og to frekvensdelere. Vi vil da se at med de antakelsene vi gjør (VDD = 180 mV, f = 250 kHz, T = -40 oC, 27 oC og 85 oC) vil disse fungere, noe som betyr at det er mulig å redusere VDD og operere i subterskel område. Dette betyr også i prinsippet at vi er i stand til å lage enhver FSM og datamaskin med ultra lav spenning.

Vi vil også se at redundans er et hjelpemiddel som det går an å bruke for å oppnå bedre resultater, med tanke på å få mer stabile kretser med samme forsyningsspenning. Samme resultat får vi også ved å doble gatelengden (L = 0,2μm), men vi vil se at dobling av gatelengden er bedre enn å bruke redundans = 2. Ved å bruke redundans (av flere orden) og ved å doble gatelengden, vil vi også klare å få kretsene til å fungere med lavere VDD’er, men dette betyr også at arealet av kretsen vil øke.